Note |
---|
Important noteExtra costs might apply for custom and non-standard firmware. |
OP57XX - OP56XX | ||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Part Number | Details | Version | Generation | eHS licence class | Machines | Miscellaneous Features | Quad Encoder Resolver | Bitstream | ||||||||||||||||||||||||||||||||||
FW300-V71 | 1.11.0 |
|
|
| ✅ FPGA Scope |
| VC707_2-EX-0001-3_3_6_811-eHSx128_Gen4_Machines_IOConfig1-35-4B | |||||||||||||||||||||||||||||||||||
OP5607_300_eHS_Gen4_x128_Machines_SE_withIOs_rtxsg | ||||||||||||||||||||||||||||||||||||||||||
FW300-V71 | 1.3.2 |
|
|
| ✅FPGA Scope |
| VC707_2-EX-0001-3_3_6_811-eHSx128_Gen4_Induction_Machines_IOConfig1-40-19 | |||||||||||||||||||||||||||||||||||
OP5607_300_eHS_Gen4_x128_Induction_Machines_SE_withIOs_rtxsg | ||||||||||||||||||||||||||||||||||||||||||
FW301-V71 | 1.8.1 |
|
|
| ✅ FPGA Scope |
| VC707_2-EX-0001-3_3_6_811-eHSx128_Gen4_PMSMSH_IOConfig1-03-17 | |||||||||||||||||||||||||||||||||||
OP5607_300_eHS_Gen4_x128_PMSMSH_SE_withIOs_rtxsg | ||||||||||||||||||||||||||||||||||||||||||
1.4.0 |
|
|
| ✅ FPGA Scope |
| VC707_2-EX-0001-3_3_6_811-eHSx128_Gen5_PMSM_IOConfig1-55-42 | ||||||||||||||||||||||||||||||||||||
OP5607_300_eHS_Gen5_x128_Machines_SE_withIOs_rtxsg | ||||||||||||||||||||||||||||||||||||||||||
1.1.1 |
|
|
| ✖️ FPGA Scope |
| VC707_2-EX-0001-3_3_5_809-eHSx128_Gen4_Motors_with_IOs-53-12 | ||||||||||||||||||||||||||||||||||||
OP5607_300_eHSx128Gen4_withMotorsAndIOs |
OP4512/OP4610 | ||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Part | Details | Version | Generation | eHS licence | Machines | Miscellaneous Features | Quad Encoder Resolver | Bitstream | ||||||||||||||||||||||||||||||||||
1.6.1 |
|
|
| ✅ FPGA Scope |
| TE0741_4-EX-0001-3_3_6_811-eHSx128_Gen4_Machines_IOConfig2-3C-15 | ||||||||||||||||||||||||||||||||||||
OP4510_400_eHS_Gen4_x128_Machines_SE_IOConfig2_rtxsg | ||||||||||||||||||||||||||||||||||||||||||
1.3.2 |
|
|
| ✅ FPGA Scope |
| TE0741_4-EX-0001-3_3_6_811-eHSx128_Gen4_Induction_Machines_IOConfig2-22-28 | ||||||||||||||||||||||||||||||||||||
OP4510_400_eHS_Gen4_x128_Induction_Machines_SE_IOConfig2_rtxsg | ||||||||||||||||||||||||||||||||||||||||||
1.5.1 |
|
|
| ✅ FPGA Scope |
| TE0741_4-EX-0001-3_3_6_811-eHSx128_Gen4_PMSMSH_IOConfig2-3E-12 | ||||||||||||||||||||||||||||||||||||
OP4510_400_eHS_Gen4_x128_PMSMSH_SE_IOConfig2_rtxsg | ||||||||||||||||||||||||||||||||||||||||||
1.5.1 |
|
|
| ✅ FPGA Scope |
| TE0741_4-EX-0001-3_3_6_811-eHSx128_Gen5_IOConfig2-FB-14 | ||||||||||||||||||||||||||||||||||||
OP4510_400_eHS_Gen5_x128_Lite_IOConfig2_rtxsg | ||||||||||||||||||||||||||||||||||||||||||
N/A |
|
|
| ✖️ FPGA Scope |
| TE0741_4-EX-0001-3_2_10_45-eHSx64gen4_PMSMSH_with_IOs-41-04 | ||||||||||||||||||||||||||||||||||||
OP4510_400_eHSGen4_Motors_PMSMSH_withIOs_rtxsg |
OP4510 | ||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Part Number | Details | Version | Generation | eHS licence class | Machines | Miscellaneous Features | Quad Encoder Resolver | Bitstream | ||||||||||||||||||||||||||||
FW303-K31 | 1.10.1 |
|
|
| ✅ FPGA Scope |
| TE0741_3-EX-0001-3_3_6_811-eHSx64_Gen4_Machines_IOConfig1-3B-4647 | |||||||||||||||||||||||||||||
OP4510_300_eHS_Gen4_x64_Machines_SE_IOConfig1_rtxsg | ||||||||||||||||||||||||||||||||||||
1.6.1 |
|
|
| ✅ FPGA Scope |
| TE0741_3-EX-0001-3_3_6_811-eHSx64_Gen4_Machines_IOConfig2-3F-12 | ||||||||||||||||||||||||||||||
OP4510_300_eHS_Gen4_x64_Machines_SE_IOConfig2_rtxsg | ||||||||||||||||||||||||||||||||||||
FW304-K31 | 1.8.1 |
|
|
| ✖️ FPGA Scope |
| TE0741_3-EX-0001-3_3_6_811-eHSx32_Gen4_PMSMSH_IOConfig1-02-15 | |||||||||||||||||||||||||||||
OP4510_300_eHS_Gen4_x32_PMSMSH_SE_IOConfig1_rtxsg | ||||||||||||||||||||||||||||||||||||
1.1.1 |
|
|
| ✖️ FPGA Scope |
| TE0741_3-EX-0001-3_3_6_811-eHSx64_Gen4_Motors_with_IOs-43-09 | ||||||||||||||||||||||||||||||
OP4510_300_eHSGen4_Motors_PMSMVDQ_withIOs_rtxsg | ||||||||||||||||||||||||||||||||||||
1.0.0 |
|
|
| ✖️ FPGA Scope |
| TE0741_3-EX-0001-3_3_2_804-eHSx64_Gen4_PMSMSH_with_IOs-44-08 | ||||||||||||||||||||||||||||||
OP4510_300_eHSGen4_Motors_PMSMSHnoSRM_withIOs_rtxsg |
Note: Gen3 is not supported anymore
*Note: Custom firmware descriptions allow external models to be integrated into the Schematic Editor Workflow.
Standard IO config
Hardware | Description | Slot 1A | Slot 1B | Slot 2A | Slot 2B | Slot 3A | Slot 3B | Slot 4A | Slot 4B | IO Extension |
---|---|---|---|---|---|---|---|---|---|---|
OP5707 OP5650 | IOConfig1 | 16 AO - OP5330-3 | 16 AI - OP5340 | 32 DI - OP5353 | 32 DO - OP5360-2 | 16 AO - OP5330-3 | 16 AO - OP5330-3 | 32 DI - OP5353 | 32 DO - OP5360-2 | n/a |
OP5707 OP5650 | IOConfig2 | 16 AO - OP5330-3 | 16 AI - OP5342 | 32 DI - OP5353 | 32 DO - OP5360-2 | 16 AO - OP5330-3 | 16 AO - OP5330-3 | 32 DI - OP5353 | 32 DO - OP5360-2 | n/a |
OP4510 OP4512 OP4610 | IOConfig1 | 32 DI - OP5353 | 32 DO - OP5360-2 | 16 AI - OP5340 | 16 AO - OP5330-3 | n/a | n/a | n/a | n/a | RS422 6DI 6DO |
OP4510 OP4512 OP4610 | IOConfig2 | 32 DIO - OP5369 | 16 AO - OP5330-3 | 16 AI - OP5342 | 16 AO - OP5330-3 | n/a | n/a | n/a | n/a | RS422 6DI 6DO |
(1) Does not support BLDC modelling.
(2) Does not support Synchronous Machine and Double squirrel cage machine modelling.
(3) PWMO frequency on eHS Gen5 firmware is four times its set value.
Compatible IO config
All above mentioned firmwares support the "Polymorphism" feature. The cards listed below are compatible at the same location/slot.
16 Analog Out | 16 Analog In | 32 Digital In | 32 Digital Out | 32 Digital In/Out | Io Extension | |
---|---|---|---|---|---|---|
Compatible cards |
To activate the Polymorphism, the parameter "Disable strict hardware mismatch validation" must be set to true in the FPGA configuration (OPAL-RT Board or OpCtrl)